В начале этого месяца Cadence Design Systems и Fabless Semiconductor Association провели круглый стол, на котором обсудили наиболее острые проблемы, с которыми сталкиваются разработчики low-power CMOS чипов и систем на кристалле (SoC). Были рассмотрены три основных вопроса: 1) основы проектирования схем с малым потреблением, 2) факторы, влияющие на структуру схем с малым потреблением, и 3) основные риски, возникающие при проектировании экономичных систем по сравнению со стандартными.
В обсуждении приняли участие: Gagan Gupta, главный технолог из ARC ...