TSMC прокладывает путь к 16-нм техпроцессу и стремится дальше

Подробности о новых 16-нм и 20-нм техпроцессах TSMC и 3D-стеках с конференции в Сан-Хосе. Плохой новостью стало то, что новейшие техпроцессы добавляют меньше плотности размещения транзисторов и больше стоимости, чем предыдущие.

Тайваньский и мировой лидер полупроводникового фаундри-производства Taiwan Semiconductor Manufacturing Co. (TSMC) уверенно продвигается к своим двум следующим техпроцессам, достигая успеха в быстродействии и экономичности. Плохой новостью стало то, что, как и ожидалось, новейшие техпроцессы добавляют меньше плотности размещения транзисторов и больше стоимости, чем предыдущие.

TSMC подготовила к производству несколько 20-нм чипов и, как ожидается, предложит заказчикам начать проектирование 16-нм FinFET-чипов до этого конца года. Компания планирует к концу 2014 г. передать в производство двадцать пять 20-нм проектов и значительно продвинуться в работе над тридцатью 16-нм чипами.

Руководители компании дали честную и подробную оценку своих достижений, особенно по 16-нм техпроцессу, на конференции в Сан-Хосе, в Кремниевой долине. TSMC считается законодателем моды в индустрии чипов и электроники в целом — благодаря тому, что она является одним из крупнейших и наиболее передовых производителей полупроводниковой электроники. Она выдает колоссальные 1,3 млн эквивалентных 8-дюймовых пластин в месяц, часть из которых — с технормой до 20 нм.

Оба техпроцесса представляют ключевые моменты развития. 20-нм процесс стал первым процессом с двукратным экспонированием, требующим больше масок и больше проходов под иммерсионной литографической машиной. Ожидается, что следующие техпроцессы — 10 нм и далее — могут потребовать трехкратного и даже четырехкратного экспонирования, снова повышая стоимость.

16-нм техпроцесс станет первым для TSMC процессом с FinFET-транзисторами, известными также как вертикальные транзисторы. Фактически, в этом техпроцессе FinFET просто добавляются к существующему 20-нм техпроцессу. Таким образом, он почти не дает увеличения плотности размещения транзисторов на кристалле, хотя и предлагает другие преимущества — в экономичности и большем быстродействии.

Руководители TSMC не упоминали об увеличении стоимости и меньшей плотности в своих выступлениях на конференции и не были доступны для интервью позже. На предыдущих конференциях руководители оставались в холле, отвечали на некоторые вопросы репортеров и других гостей, но в этот раз они покинули холл сразу после выступлений.

Тем не менее, руководители TSMC зачитали приветствия со своим 20-нм техпроцессом от нескольких ключевых заказчиков. Oracle сообщила о том, что она успешно подготовила к производству свой серверный процессор M7 для 20-нм техпроцесса TSMC. Xilinx сообщила, что она применила техпроцесс для ПЛИС, а Altera сообщила о разработке на нем своего новейшего SerDes. Гигант чипов для смартфонов Qualcomm сообщил о разработке вместе с TSMC комплектов проектирования для 16-нм и 20-нм техпроцессов.

«Долгоиграющий» председатель TSMC Моррис Чанг (Morris Chang), в возрасте 82 лет (фото вверху), не прибыл в Сан-Хосе на конференцию, хотя выступил перед коллективом из нескольких сотен инженеров с помощью предварительного записанного видеообращения. Отсутствие Чанга вновь разожгло дискуссию среди участников о плане преемственности в компании, которая имеет большую скамейку немолодых руководителей, из которых никто не имеет достаточного опыта или пробивной силы, как человек, которого они величают «председатель».

«Мы видим большие перспективы, но окно возможностей, чтобы овладеть ими, становится всё меньшим и меньшим, требуя масштабных инвестиций и всё большей сложности, и нам необходимо задействовать весь наш опыт», — заявил Чанг в этом видео. «Мы нужны друг другу, чтобы быть конкурентными и побеждать», — заявил он аудитории партнеров и заказчиков.

Ниже представлены подробности 20-нм и 16-нм техпроцессов TSMC. А также обзор проводимой компанией работы над технологиями 3D-стеков, рассматриваемых как альтернативные пути увеличения быстродействия и энергоэффективности, в то время как традиционные методы становятся все более сложными и дорогими.

Подготовка техпроцессов 20, 16 и 10 нм в самом разгаре

Технологическое лидерство TSMC в области СнК и мобильных устройств:
— быстродействие и плотность вентилей,
— энергоэффективные транзисторы и межсоединения.
Здесь и далее: фото EE Times с докладов TSMC на концеренции

TSMC представила планы по 10-нм процессу на 2015 г. (вверху), сообщила о начале передачи в производство 20-нм проектов и о скором начале подготовки к производству 16-нм проектов.

Ускорение внедрения 20-нм и 16-нм техпроцессов:

Схема распределения подготовленных к производству проектов (tape-outs) по техпроцессам на 2013-2014 гг.

— более 25 подготовленных к производству 20-нм СнК и более 30 16-нм продуктов в 2013-2014 гг. для сегментов мобильных вычислений, ЦПУ/ГПУ, ПЛИС и сетевых устройств.

— 20-нм техпроцесс уже в стадии производства с 5 новыми готовыми проектами.

Директор по технологиям (CTO) TSMC г-н Sun нарисовал «солнечную» (sun’y) картину

«Закон Мура становится все более дорогим и не для всех специализированных технологий нужно стремится быть на переднем крае, в соответствии с законом Мура», — сказал на конференции Джек Сан (Jack Sun) (на фото), вице-президент TSMC по исследованиям и разработке и технический директор.

Это заявление было косвенным и редким признанием возрастающей стоимости миниатюризации КМОП ИС.

Хорошей новостью стало то, что TSMC считает, что она может предложить все преимущества нового процесса с 10-нм FinFET-структурой, включая удвоение плотности логических вентилей по сравнению с 16-нм процессом. «Конструкторы смогут начать работать с 10-нм процессом в конце 2015 г., — сказал Сан. — Компания полагает, что может продолжить создавать техпроцессы, обеспечивающие суммарное ежегодное увеличение быстродействия на 15% или ежегодное снижение потребляемой мощности на 20%». Компания также ожидает, что в 2014 г. объем спроса на ее новый 20-нм техпроцесс превзойдет объем спроса за 2012 г. на существующий 28-нм.

Это не обязательно означает, что 20-нм процесс затмит 28-нм процесс в долгосрочной перспективе. Broadcom и другие компании объявили о том, что они не будут в ближайшем будущем переводить многие из своих продуктов на новые процессы — в связи с высокой стоимостью двухкратного экспонирования на 20-нм процессе и далее.

На полшага вперед

Слайды TSMC не показывают существенного увеличения плотности логики при переходе с 20 нм на 16 нм, в основном, из-за того, что 16-нм процесс основывается на бэк-энде 20-нм процесса.

На слайде: коммерческое предложение по 20-нм СнК:

— увеличение плотности затворов в ~1,9 раза по сравнению с 28-нм техпроцессом;

— повышение быстродействия на 15% при той же мощности, либо снижение мощности на 30% при том же быстродействии, по сравнению с 28-нм техпроцессом;

— процент выхода годных для 112МБ HD SRAM — более 75%;

— ожидаемый резкий подъем спроса в 2014 г. (на графике справа внизу).

На слайде: коммерческое предложение по 16-нм СнК:

— увеличение плотности затворов в ~2 раза по сравнению с 28-нм техпроцессом;

— 16-нм FinFET-транзисторы предлагают на 15% большее быстродействие при той же мощности, либо снижение мощности на 35% при том же быстродействии, при той же плотности затворов, по сравнению с 20-нм техпроцессом;

— процент выхода годных для 128-МБ HC SRAM — более 75%;

«Демон» двукратного экспонирования и фобии FinFET

Необходимость значительной переработки комплексов проектирования (design flows), большое число масок и двухкратное экспонирование (double patterning) стоят за переходом к меньшим нормам, и, во всяком случае — пока, не дают существенного роста плотности элементов.

Комплекс проектирования (Design Flow) с учетом правил двойного экспонирования (нажмите для увеличения)

Преимущества 16-нм техпроцесса TSMC достигнуты, в основном, благодаря использованию FinFET — вертикальных транзисторов, которые долго были объектом исследований и впервые были введены в промышленное производство чипов компанией Intel. Клифф Хоу (Cliff Hou), вице-президент TSMC по исследованиям и разработке (на фото выше), подробно рассказал о некоторых компромиссах, которые несут с собой FinFET.

FinFET вызывают проблемы с точностью вычислений паразитных емкостных связей, что ранее, в основном, уже было преодолено (для планарных транзисторов). «Техпроцесс все еще требует применения довольно жестких правил электромагнитной совместимости для работы с большими управляющими токами — проблема над которой TSMC и партнеры продолжают работать», — сообщил Хоу.

К тому же, FinFET имеют меньшее рабочее напряжение. И это может сделать сложным достижение точности в статистическом временном анализе. «Перекрестные помехи все еще являются полем для улучшений и для работы на нем с партнерами», — сказал Хоу.

Среди достижений TSMC можно назвать новые макроячейки SRAM, которые, по словам Хоу, могут уменьшить площадь, необходимую для блоков кеш-памяти на 20%.

Впереди еще много работы над полным 16-нм FinFET комплексом проектирования.

На слайде: готовность функций EDA (САПР) для 16-нм техпроцесса с напряжением 0,5 В

Продолжение таблицы с предыдущего слайда

Предложения по 16-нм и 20-нм IP-блокам

Портфолио 16-нм FinFET IP (интеллектуальных продуктов). Категории IP: основная библиотека, энергонезависимая память, интерфейсы

«Предложения по 16-нм стандартным ячейкам TSMC будут готовы к апрелю», — заявил Хоу. Компания уже завершила функциональные испытания около 300 ячеек, а полная библиотека из примерно 1000 ячеек будет закончена к концу этого года.

Портфолио 20-нм IP (интеллектуальных продуктов). Категории IP: основная библиотека, энергонезависимая память, интерфейсы

Три пути для 3D-стеков

По мере того как миниатюризация КМОП становится всё более трудной из-за сложности литографии, технология 3D-стеков постепенно развивается в качестве альтернативного пути создания более компактных, быстрых и дешевых устройств. TSMC представила ряд 3D-техпроцессов, над которыми она сейчас работает (см. слайд).

Семейство 3D техпроцессов TSMC

«Эта технология может сгруппировать миллиарды транзисторов с помощью нескольких сотен тысяч микростолбиков (microbumps)», — сказал Сан.

Одним из новейших методов является так называемая трассировка (fan-out) на уровне подложки, которая позволяет создавать изделия толщиной всего 250 микрон. «Это идеальное решение для будущих мобильных устройств», — заявил Сан.

Перспективный план развития 3D ИС TSMC:

2 кв. 2012 г. — CoWoS (чип-на пластине-на подложке) с расширенным интерфейсом ввода-вывода (WIO) DRAM; 2 кв.2013 г. — мобильные чипы с WIO и TTS (межтранзисторным стеком); 4 кв. 2014 г. — система высокой производительности на 16-нм СнК и HBM на CoWoS; далее — мобильная графика с WIO2 с 16-нм техпроцессом и TTS, InFO TV.

3D-опции, снижающие стоимость

Компоновка уровня подложки TSMC InFO. Проверенная на кремнии технология: 8х8 и 15х15

Новейший техпроцесс 3D-стека от TSMC позволяет использовать до трех слоев в 0,5-мм стеке. Это стоит всего цент за квадратный миллиметр площади кристалла. «Это очень привлекательное решение для чувствительных к стоимости устройств», — сказал Хоу.

К концу 2013 г. TSMC планирует распространить этот метод на чипы с 2000 контактов. Она полагает, что сможет расширить свою разработку на чипы с 3600 контактами к концу 2014 г. «Я думаю, что это может подорвать перспективы многих устройств», — сказал Хоу.

«Это является абсолютно новым подходом — надстраивать чипы вертикально, а не масштабировать их для новых, меньших техпроцессов. Поэтому, TSMC будет предлагать обучение новым 3D-технологиям», — сказал Хоу.

Снижение стоимости стало «музыкой для ушей» конструкторов чипов, интересующихся 3D-стеками. До этого стоимость метода была основным препятствием к его использованию.

Архитектура InFO и ее основные преимущества.

— Многоуровневая металлизация (RDL) со сверхмалым шагом: W/S<=5 мкм/5 мкм;

— Сверхтонкая компоновка: 0,45 мм (вместе с BGA);

— Сверхвысокий Q: ~60, встроенный индуктор.

* Большая платформа для размещения >=2 чипов.

* Замена традиционных POP и отсутствие подложки.

* Более тонкий корпус обеспечивает: — менший форм-фактор; — 15% улучшение индикаторной диаграммы; — 10% улучшенный теплоотвод снижает мощность утечек.

Большие деньги, большие ставки

TSMC продолжает существенно финансировать исследования и разработку, а также новое производственное оборудование. Ожидается, что с приближением к 10-нм и 7-нм процессам, расходы снова возрастут.

Рост расходов на исследования и разработку TSMC. Обозначено: красным — расходы на исследования и разработку, в млн долл. США; зеленным — количество персонала, чел.

Капитальные расходы TSMC в 2010-2013 гг.

Источник: EE Times