Компания TSMC в рамках Открытой инновационной платформы (OIP) выпустила три маршрута проектирования, прошедших проверку на реальных кристаллах, для создания дизайнов 16-нм FinFET СнК и 3D стековых устройств.
Лидирующие производители САПР электроники (EDA) объединили усилия с TSMC, чтобы построить и протестировать эти маршруты проектирования на большом числе контрольных образцов.
Были выпущены следующие маршруты проектирования:
1. Цифровой 16-нм FinFET-маршрут проектирования компании TSMC, обеспечивающий всестороннюю технологическую поддержку для задач пост-планарного проектирования, включая экстракцию, дискретное размещение элементов, работу на низких напряжениях, электромиграцию и управление питанием.
2. Маршрут проектирования для клиентского 16-нм FinFET-дизайна, предлагающий полностью индивидуальный дизайн на транзисторном уровне и верификацию, включая аналоговые дизайны, дизайны смешанных сигналов, заказные цифровые дизайны и память.
3. Маршрут проектирования 3D ИС, направлен на решение задач вертикальной интеграции с полным построением 3D-стека.
«Эти маршруты проектирования предоставляют конструкторам быстрый доступ к 16-нм FinFET-технологии TSMC и открывают дорогу к 3D ИС с технологией TTS (Through-Transistor-Stacking, межтранзисторный стек), — сказал вице-президент по исследованием и разработке TSMC доктор Клифф Хоу (Cliff Hou). — Предоставить наши новейшие кремниевые и производственные технологии нашим клиентам как можно ранее — это основополагающий принцип TSMC и наших партнеров по конструкторской экосистеме OIP».
В качестве тестового образца для сертификации цифрового маршрута проектирования 16-нм FinFET был использован многоядерный процессор ARM Cortex-A15. Маршрут проектирования помогает конструкторам освоить новую технологию благодаря решению связанных с FinFET-структурой задач комплексного 3D RC (резистивно-емкостного) моделирования и дискретной ширины элементов. К тому же, маршрут проектирования предоставляет методики повышения соотношения мощности, производительности и площади (PPA) на 16-нм процессе, включая анализ работы на низких напряжениях, оптимизацию трассировки по сопротивлению для минимизации сопротивления межсоединений, корреляцию анализа трассировки и графического анализа для улучшения временных характеристик в процессе автоматического размещения и трассировки (APR).
Маршрут проектирования для заказного 16FinFET-дизайна позволяет проводить проектирование с учетом возрастающей сложности явлений в 16FinFET-процессе и предоставляет методики для согласования дизайна с 16-нм производственном процессом и обеспечения его надежности.
Техпроцесс 3D ИС обеспечивает значительную миниатюризацию кристалла, преимущества в энергопотреблении и быстродействии, благодаря интеграции множества компонентов в одном устройстве. Маршрут проектирования 3D ИС TSMC направлен на решение перспективных задач интеграции с помощью 3D-стека. Среди его основных функций — технология TTS; технология TSV (сквозных межсоединений через кремний), микровыпуклостей и трассировка металлического слоя на оборотной стороне; соединения TSV-to-TSV.
Читайте также:
TSMC в 2013 году запускает FinFET-технологию и испытывает EUV на 10 нм
TSMC запланировала «системные 3-D-суперчипы», 5-нм технологию и «чип-мозг» на 2 нм
TSMC выпустили первые тестовые чипы по 16-нм технологии FinFET
ARM с Cadence создала первый 64-битный ЦП Cortex-A57 на 16-нм FinFET-техпроцессе TSMC
TSMC планирует производство V8 ARM по 16-нм FinFET технологии
Группа HSA рассказала о спецификациях для СнК x86 и ARM
Cadence обновила платформу для проектирования 20-нм устройств
Источник: EE Times Europe