Компания Taiwan Semiconductor Manufacturing Co. сообщила некоторые детали о разработанной ею [[32 нм технологии]], которая может быть использована при изготовлении как аналоговых, так и цифровых приборов
На Международной конференции IEEE по электронным приборам (2007 IEEE International Electron Devices Meeting, 10 — 12 декабря 2007 года, Вашингтон, США) компания Taiwan Semiconductor Manufacturing Co. сообщила некоторые детали о разработанной ею 32 нм технологии, которая может быть использована при изготовлении как аналоговых, так и цифровых приборов.
TSMC продемонстрировала работоспособный образец тестового 2 Мбит SRAM чипа с минимальными размерами ячейки 32 нм и показала, что при производстве эффективных приборов можно обойтись без high-k диэлектриков и металлических затворов.
IBM ведет работы по созданию 45 нм high-k/metal gate устройств и недавно сообщила, что вместе с партнерами приблизилась к созданию 32 нм high-k/metal gate SRAM и SOI (silicon-on-insulator) технологии.
TSMC считает, что low power технология вместе со SRAM высокой плотности, low standby транзисторами, аналоговыми и RF блоками и медными и low-k межсоединениями наилучшим образом подходят для изготовления SoC, используемых в мобильных системах. Компания намерена изготавливать по 32 нм технологии аналоговые, RF и цифровые блоки, а также память высокой плотности.
TSMC планирует использовать для изготовления SRAM высокой плотности 0.15 мкм процесс и 193 нм иммерсионную литографию. Компания также сообщила, что провела оценку средства разработки от Synopsys Star-RCXT на возможность использования для 45 нм процесса.