Технорма 14 нм принесла множество конструкторских проблем


Внедрение технологической нормы 14 нм окажется более сложным, чем представлялось ранее.

Таково мнение экспертов, выступивших на Международном Симпозиуме по Физическим Системам (ISPD), где ежегодно собираются конструкторы передовых полупроводниковых систем со всего мира.

Результатом миниатюризации полупроводников становятся всё более быстрые и компактные микросхемы, поскольку тактовая частота и рабочее напряжение в определенной степени зависят от размеров элементов на кристалле.

К сожалению, для нескольких последних поколений технологических процессов тактовая частота и рабочее напряжение изменились очень мало – из-за ограничений схемотехники и физического дизайна, вызванных уменьшением элементов до размеров, сравнимых с атомарными, в частности, таких как утечка в транзисторе, вызванная очень тонким оксидным изолятором затвора. Было предпринято множество мер по устранению утечки: например, более толстые диэлектрики с высокой диэлектрической проницаемостью. Но они только помогли оттянуть решение ключевых проблем – до перехода на 14 нм технорму. Так утверждается в докладе известного специалиста из IBM Джеймса Ворнока (James Warnock) «Проблемы схемотехники и физического дизайна на 14 нм технологической норме».

«Технорма 14 нм ставит множество проблем перед конструкторами, потому что решения проблем миниатюризации откладывались предыдущими поколениями, – сказал Ворнок. – Конец близок и в конечном счете будет определен экономическими причинами, а на технорме 14 нм уже нет способов увеличения производительности с помощью одной только миниатюризации».

Наибольшей проблемой, по словам Ворнока, является увеличившаяся утечка в транзисторе, которую конструкторы на предыдущих технормах сдерживали благодаря применению более крутого наклона подпороговых характеристик и совсем недавно – благодаря переходу к диэлектрикам с высокой диэлектрической проницаемостью. Отсутствие коммерческой литографии жесткого ультрафиолета (EUV) пока что обходится применением двукратного экспонирования в отрабтанном ранее иммерсионном процессе. Однако по словам Ворнока, на 14 нм ни одно из этих ухищрений не будет действенным.

Многозатворные 3-D FinFET-транзисторы (см. рис.) будут важным элементом для внедрения 14-нм технологической нормы, заявляет ученный из IBM Джеймс Ворнок (James Warnock).

«Для решения проблемы утечки, многозатворные 3-D FinFET-транзисторы уже были применены Intel на 22-нм техпроцессе и были быстро заимствованы другими производителями микросхем, – сказал Ворнок. – FinFET имеют, по своей сути, более крутой наклон пороговой характеристики и меньшие случайные флуктуации примесей (RDF), но они также вводят новые источники нестабильности, такие как ширина и высота ребер».

Соотношение размеров 3-D

Соотношение размеров 3-D в FinFET создает другие проблемы, такие как шероховатость линейных поверхностей и паразитная емкость, а также привносит абсолютно новые проблемы. Например, FinFET-транзисторы могут иметь только целое число 3-D ребер, преподнося конструкторам дилеммы, с которыми они ранее не встречались  – к примеру, сколько ребер применить.

Одним из решений является «море ребер», в котором вся поверхность транзистора усеяна десятками ребер, многие из которых удаляют на этапе травления. Однако новые средства разработки отображают новые ограничения, которые будут нужны инженерам в выборе числа ребер и расстояния между ними в многозатворных структурах.

Новые ограничения литографии, такие как необходимость многократного структурирования в 3-D, также потребуют новых средств, которые сделают возможным совместное проектирование FinFET-архитектур, совместимых со стандартными библиотеками. Большие задержки RC-цепочек также вносят затруднения для автоматических трассировщиков в процессе распознавания и оптимизации плоскости проводников и межслойных соединений, которые не уменьшатся в 14-нм техпроцессе. Также новые средства понадобятся, чтобы смягчить проблемы электромиграции – в связи с возрастанием плотности тока в «горячих» проводниках. Это необходимо для того, чтобы быть уверенным, что время жизни микросхем не пострадало в 14-нм техпроцессе.

Среди других докладчиков в секции «Конструирование для технологичности на передовых технологических нормах» участвовал ученый из Toshiba Шигеки Ноима (Shigeki Nojima), который детализировал проблемы оптического многократного структурирования. Ученый из Токийского университета Риман Икено (Rimon Ikeno) представил тонкости использования электронного пучка в новых техпроцессах, а ученый Тайваньского национального университета Чунг-Вэй Лин (Chung-Wei Lin) предложил архитектуру структурированной трассировки, использующей наложение для проекции контуров, которая ограничивает размещение межслойных соединений и развязок проводников с целью сократить число шаблонов на слой в новых техпроцессах.

Читайте также:
Темпы освоения новых топологических норм замедляются
Мировая чип-индустрия становится монофабричной
Закону Мура угрожают проблемы с реализацией метода EUV-литографии
14 нм — очередная проверка закона Мура
IBM обрисовала будущее микроэлектроники без технологии FinFET
Globalfoundries и Samsung в гонке за 14 нм
Globalfoundries начинает производство 14-нм FinFET-транзисторов
Intel успешно совершенствует 14-нм технологию
IMEC готова к созданию 14-нм кристаллов
Samsung представила чипы FinFET на 14 нм
IMEC о топологических нормах менее 15 нм
Конференция ARM TechCon о перспективах производства 14-нм ИС
IBM, ARM и Cadence передали в производство первый 14-нм процессор
IEDM: FinFET-технология Intel вызвала огонь критики конкурентов
22-нм технология FinFET от Intel: официальные и неофициальные подробности

Источник: EE Times

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *