Технологии 3D-интеграции: проблемы и перспективы


PDF версия

В статье обсуждаются современные технологии 3D-интеграции, которые позволяют достичь высокого уровня функциональности при уменьшении размеров, повышении быстродействия и сокращении потребляемой мощности устройств.

Рассмотрены методы создания сквозных переходных отверстий в кремнии, технологии соединения кремниевых слоев и корпусирования, а также последние достижения ведущих полупроводниковых компаний по внедрению технологий 3D-интеграции в перспективных устройствах.

Становится все более очевидным, что кроме масштабирования ширины линий и размеров кристалла полупроводниковая отрасль вынуждена внедрять технологии 3D-интеграции, чтобы достичь более высокой плотности межсоединений, роста выхода годных и снижения стоимости. Хотя ученые продолжают дискутировать о том, будут ли достигнуты физические пределы планарного масштабирования на уровне 22 нм или меньших проектных норм, в отрасли все более ясно осознают технические и финансовые ограничения, возникающие при каждом новом уменьшении размеров элементов.
Формируя многоуровневую структуру и соединяя между собой слои полупроводниковых кристаллов (при 3D-интеграции) в противоположность уменьшению ширины линий, разработчики получают возможность обойти ограничения геометрического масштабирования. Такой подход позволяет существенно увеличить быстродействие устройств и снизить потребляемую мощность за счет уменьшения длины сигнальных проводников, а также снизить стоимость благодаря применению технологии, которая позволяет увеличить выход годных.
Технология 3D-интеграции прошла ряд этапов своего развития: от устройств типа корпус на корпусе до вертикального монтажа кристаллов и соединения их с помощью сквозных переходных отверстий в кремнии. На рисунке 1 представлены различные технологии создания многоуровневых систем: от микросборок с соединением корпусов проволочными выводами до сложных многоуровневых устройств, в которых сочетается технология соединения проволочными выводами с использованием сквозных переходных отверстий в кремнии. Для сравнения на рисунке приведены технологии микросборок с горизонтальным расположением кристаллов.

 

Рис. 1. Различные технологии 3D-микросборок

На сегодня наиболее перспективной является технология соединения кремниевых пластин с помощью формирования сквозных переходных отверстий в кремнии (TSV). Эта технология позволяет исключить необходимость соединения кристаллов с помощью проволочных выводов, что повышает надежность и уменьшает размеры устройств.
Важнейшими элементами современного технологического процесса создания 3D-интегрированного уст­рой­ства с использованием TSV явля­ются: 1) формирование сквозных переходных отверстий в кремнии (TSV); 2) утон­чение пластин; 3) формирование 3D-межсоединений на уровне W2W (сое­динение «пластина к пластине») или D2W (соединение «кристалл к пластине»).

Формирование сквозных переходных отверстий в кремнии

Сквозные переходные отверстия в кремнии (TSV) могут быть созданы до формирования структур на пластине, либо после формирования всех элементов схемы перед нанесением первого слоя металлизации (см. рис. 2). Для заполнения переходных отверстий используется либо поликремний с высоким сопротивлением, либо такие металлы как медь, вольфрам или никель. Соединение с TSV может быть осуществлено непосредственным образом после утончения пластин с целью вскрытия «глухих» TSV, либо с помощью литографии по слою какого-либо металла (например, никеля или меди), нанесенного поверх вскрытых TSV. Затем выполняется планаризация поверхности пластин с помощью осаждения оксида кремния и химико-механической обработки (CMP) поверхности для подготовки к соединению слоев.

 

Рис. 2. 3D-структура, сформированная с помощью сквозных переходных отверстий в кремнии (TSV)

TSV могут быть сформированы и на последних стадиях технологического процесса (после завершения обработки пластин) с помощью травления до слоя металлизации с обратной стороны пластины. Создание TSV на начальных стадиях технологического процесса выполняется обычно на кремниевых фабриках, а на конечных стадиях — либо в полупроводниковых компаниях, либо в сторонних предприятиях, которые занимаются сборкой и тестированием полупроводников.
Утончение пластин осуществляется обычно путем выполнения механической шлифовки обратной стороны пластины, химико-механической планаризации кремния и сухого или жидкостного травления.

Технологии создания соединений между пластинами

В настоящее время доступными технологиями соединения на уровне пластин являются: 1) применение токопроводящих клеев; 2) термокомпрессионная сварка металлов (обычно с использованием меди); 3) непосредственное соединение на базе взаимодействия молекулярных сил изолирующего материала (например, оксида кремния), нанесенного на поверхность пластин.
Преобладающей технологией для соединения слоев при 3D-интеграции всегда была термокомпрессионная сварка металлов, поскольку она одновременно создает как механическое, так и электрическое сое­динение. Однако для создания оптимальных условий соединения требуются чрезвычайно высокие температуры
(350… 400°C), а также необходимость выдержки соединения под давлением в течение минимум 30 мин, что ухудшает как точность совмещения, так и производительность оборудования. В итоге стоимость процесса возрастает.
Согласно последним исследованиям компании EVG, которая занимается производством оборудования для обработки пластин, и термокомпрессионная сварка (Cu-Cu), и технология соединения с использованием полимерного клея на данном этапе развития характеризуются ограниченной точностью совмещения (около 1,8 мкм). В будущем прогнозируется улучшение точности для этих технологий до 1,2 мкм. Кроме того, оба эти метода рассчитаны на довольно длительный процесс соединения. Термокомпрессионная сварка с использованием медных проводников требует около часа времени на пластину при использовании до четырех специальных технологических камер. Процесс соединения с помощью полимерных клеев требует от 30 до 60 мин на пластину.
В отличие от этих методов, прямое молекулярное соединение окислов в настоящее время имеет существенные преимущества в точности совмещения (около 1,3 мкм) с прогнозируемым улучшением этого показателя до менее 0,5 мкм. Еще более значимо, что этот процесс требует всего 3–6 мин на пластину при использовании всего одной технологической камеры.
Сокращение времени обработки и увеличение точности совмещения приводит к росту производительности и уменьшению стоимости. Согласно исследованию аналитической компании Yolé Development, при объеме производства 500 тыс. пластин диаметром 300 мм в год с использованием сквозных переходных 20-мкм отверстий, стоимость соединения пластины (включая химико-механическую планаризацию кремния) составляет 57 долл. для термокомпрессионной сварки, 22 долл. для полимерного клея и 12 долл. для технологии прямого соединения окислов. Поэтому оптимальным выбором для крупносерийного процесса с высоким выходом годных является прямое соединение окислов на пластинах с формированием проводящих межсоединений, при котором исключаются высокая температура и давление. Такая технология была разработана компанией Ziptronix и получила название Direct Bond Interconnect (DBI).
Технология DBI включает процесс прямого соединения оксида кремния и создание вертикальных металлизированных соединений. После обработки планаризованной поверхности пластин, например, в плазме азота, формирование химических/молекулярных связей становится возможным при значительно более низких температурах. Для создания вертикальной структуры производится планаризация как верхней, так и нижней стороны пластин. В процессе формирования последнего слоя металлизации создаются соединения с нижней стороны пластин с использованием меди или никеля. В технологический процесс входят такие операции как осаждение оксида кремния, вскрытие сквозных отверстий, осаждение металла и химико-механическая обработка пластин с целью планаризации.
На рисунке 3 представлен один из возможных вариантов технологического процесса DBI компании Ziptronix. В этом процессе используются гетерогенные поверхности, которые формируются путем осаждения металлического слоя затравки поверх сквозных переходных отверстий (TSV), а затем осаждается слой окисла. В качестве такого металлического слоя часто используется никель из-за его твердости, что позволяет выполнять химико-механическую обработку поверхности пластин. Для этих целей можно также использовать и медь, но в этом случае следует с осторожностью проводить процесс химико-механической планаризации, поскольку медь является более мягким материалом. После выравнивания поверхности пластин и вскрытия «глухих» переходных отверстий и SiO2 можно проводить процесс соединения при комнатной температуре.

 

Рис. 3. Технологический процесс создания соединений между пластинами Direct Bond Interconnect компании Ziptronix

Соединенные структуры можно подвергать нагреву для улучшения условий формирования межсоединений. Оптимальная температура процесса зависит от типа используемого металла. Например, для никеля температура составляет около 300°C, а для меди — всего 150°C. В случае металлических проводников не исключается также непосредственное соединение без какого-либо нагрева в зависимости от типа используемого металла и степени планаризации пластин. Эти процессы схожи со стандартными операциями, используемыми при массовом производстве, и поэтому могут быть реализованы на фабрике по производству пластин с минимальными затратами.
Еще одним преимуществом DBI-процесса является то, что он может быть использован на этапе обработки уровня W2W (пластина к пластине) или уровня D2W (кристалл к пластине). В D2W-процессе выполняется обработка базовой пластины. Другая пластина разделяется на кристаллы, которые затем тестируются и размещаются сверху базовой пластины с помощью обычного оборудования.

Готова ли технология 3D-интеграции к промышленному внедрению?

После нескольких лет совершенствования технологии 3D-интеграции многими компаниями в настоящее время достигнуты определенные успехи.
Многие эксперты отрасли предсказывают, что в текущем году состоится коммерческий дебют 3D-микросхем. Ключевым инструментом продвижения этой технологии должно стать совершенствование процесса формирования сквозных переходных отверстий в кремнии. Какие работы по внедрению технологии 3D-интеграции проводят крупнейшие компании в настоящее время?
Исследованиями в области 3D-интег­рации занимаются многие ведущие компании, в том числе Sam­sung, Intel, ST-Ericsson (совместное предприятие компаний STMicro­elec­tronics и Ericsson) и IBM. Кроме того, наблюдается весьма заметная активность в сфере разработки стандартов, связанных с производством и тестированием 3D-схем.
В начале года ассоциация JEDEC опубликовала стандарт памяти Wide-IO Mobile DRAM, делающий возможной объемную компоновку чипов. Эта спецификация предназначена для мобильных приложений. Необходимо, чтобы ключевые стандарты для 3D-чипов были выпущены в самом ближайшем будущем. В противном случае компании-разработчики САПР из коммерческих соображений самостоятельно решат все проблемы, связанные с проектированием 3D-чипов, и начнут предлагать собственные решения.
Консорциум Silicon Integration Initia­tive (Si2), который специализируется на разработке отраслевых стандартов в области автоматизированного проектирования и производства интегральных микросхем, определил три рабочие группы по созданию стандартов для 3D-чипов. Ожидается, что к концу текущего года в рамках первого этапа разработки стандартов будут определены форматы данных, используемых в процессе проектирования компоновки 3D-чипов, в том числе, определяющие тепловые и механические связи и охранные зоны между слоями. На втором этапе будут определены форматы данных, полученных при моделировании 3D-систем, а на третьем этапе будут описаны форматы и интерфейсы прикладных программ, необходимые для создания полного проекта трехмерной интегральной схемы. В рабочие группы Si2 входят представители таких компаний как Cadence, Intel, GlobalFoundries, Mentor Graphics, Qualcomm и др.
Компания Sematech самостоятельно представила ряд стандартов, которые включают описания параметров технологического процесса, стандарты по тепловой и механической стойкости и требования к материалам. Некоторые из этих стандартов будут готовы в текущем, а остальные — в следующем году.
Компания IBM предлагает полноценные 3D-чипы для мобильных устройств, в которых используются TSV с низкой плотностью размещения. Micron Technology Inc. планирует использовать усовершенствованную TSV-технологию компании IBM в своем устройстве памяти Hybrid Memory Cube (HMC), с помощью которой ожидается достижение скорости в 15 раз выше, чем может быть достигнуто сегодня в корпусной микросхеме. При этом размер 3D-чипов на 90% компактнее любого конкурирующего устройства. Кристаллы будут производиться по 32-нм технологии High-K/Metal-Gate. Прототипы этого устройства будут иметь пропускную способность в 128 Гбит/с, в то время как современный уровень составляет 12,5 Гбит/с. Это устройство потребляет также на 70% меньше мощности.
Одной из главных проблем в 3D-чипах, которые разрабатывает компания IBM, является возможность перегрева. Для ее решения IBM тесно работает с компанией 3M, которая исследует материалы для электрической изоляции вертикально расположенных кристаллов, имеющих большую теплопроводность, чем кремний.
Компания Tezzaron представила прототип устройства, разработанного в сотрудничестве с несколькими партнерами, в котором используются TSV. Продемонстрированное устройство содержит 2-уровневый ARM-процессор, а также кристаллы FPGA и DRAM, собранные на активной кремниевой плате, которая служит  промежуточным соединительным слоем (см. рис. 4).

 

Рис. 4. Прототип 3D-устройства компании Tezzaron с использованием TSV

Компания Amkor использует переходные отверстия в пластмассовом корпусе и монтаж методом перевернутого кристалла (flip-chip) с мелким шагом для создания высокоинтегрированных устройств класса корпус на корпусе (PoP). Такие технологии корпусирования как flip-chip, wafer-level и wafer-bump используются для насыщения современного рынка, до тех пор пока не будет усовершенствована технология TSV для 3D-чипов.
Исследователи IMEC разработали технологию корпусирования на уровне пластины WLP (Wafer Level Packaging) для MEMS-устройств. Технология WLP очень важна для MEMS-устройств, поскольку позволяет защитить хрупкие структуры MEMS от возможных воздействий в процессе сборки.
Научный центр IMEC продемонстрировал процесс изготовления чрезвычайно компактных скрытых полостей (объемом менее 1 пл), непосредственно на 200-мм кремниевой пластине, используя тонкопленочные нанопористые мембраны из оксида алюминия. Тонкопленочная технология улучшает прочность и обеспечивает герметичность корпусов.
Производители FPGA делают серьезные успехи в использовании TSV для 3D-кристаллов, в особенности для схем смешанного сигнала с уменьшенной геометрией, где TSV располагаются с 50-мкм шагом и менее. В полупроводниковой отрасли такие микросхемы называют 2,5D-чипами. Например, в FPGA Virtex-7 2000T от Xilinx содержится 6,8 млрд. транзисторов, используется четыре секции кристаллов, для соединений между которыми применяется кремниевый промежуточный слой без необходимости использования буферов ввода/вывода (см. рис. 5). В устройстве используются 28-нм активные кристаллы и 65-нм пассивный кремниевый промежуточный слой.

 

Рис. 5. 2,5D-структура FPGA Virtex-7 2000T от Xilinx

Некоторые компании исследуют возможность использования в качестве материала промежуточного слоя помимо кремния еще стекла и углеродных нанотрубок. Тесты на стеклянных промежуточных слоях проводит TSMC и Институт технологии Джорджии. Очевидно, что многие компании находятся на этапе подготовки к промышленному внедрению полноценной 3D-технологии. Однако остается ряд нерешенных на сегодня  проблем, в том числе вопросы распределения избыточного тепла, повышения выхода годных и стабильности технологического процесса.

Литература
1. Paul Lindner. 3D integration key to 22nm semiconductor devices//www.electroiq.com.
2. Chris Sanders. Staying on the path to Moore’s law requires 3D integration//www.soccentral.com.
3. Roger Allan. Is 3D IC Packaging Ready For Prime Time?//www.electronicdesign.com.
4. Rick Merritt. Wanted: 3-D IC standards within six months//www.eetimes.com.

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *