Разработка блоков СнК для современных систем беспроводной связи


PDF версия

В работе рассматривается реализация блоков СнК для систем беспроводной связи, разработка которых была выполнена в Нижегородском государственном университете. Дано описание блока быстрого преобразования Фурье (БПФ) для OFDMA систем связи типа Mobile WiMAX, блока декодера Витерби для систем связи типа Fixed WiMAX и аппаратного эмулятора беспроводной линии связи, предназначенного для моделирования высокоскоростных OFDM и OFDMA систем связи в режиме реального времени. Для рассматриваемых блоков дано описание их аппаратной архитектуры и приведены основные параметры их реализации с использованием технологии ПЛИС Altera Stratix II.

Введение

Прогресс в области создания интегральных микросхем позволяет объединять в одном кристалле все большее число транзисторов. Их огромное число (до нескольких миллиардов для современных полупроводниковых технологий) на одном чипе требует разработки новых методов проектирования для создания все более сложных устройств за те же самые или более короткие промежутки времени.
Одной из наиболее значимых концепций проектирования полупроводниковых устройств, возникших в последнее время, является концепция СнК. В ней отдельные, предварительно верифицированные функциональные блоки объединяются на одном кристалле с использованием стандартизированных правил и интерфейсов интеграции. Таким образом, процесс разработки разделяется на проектирование и верификацию отдельных модулей, а затем на их основе происходит создание готовых к использованию интегральных микросхем.

Реализация современных устройств беспроводной связи является характерным примером разработки системы на кристале, которая включает в себя специализированные аналоговые и цифровые блоки, программируемые процессорные ядра, блоки памяти и другие функциональные модули. Объединение отдельных блоков выполняется с использованием стандартизированных интерфейсов СнК, что позволяет применять созданные блоки во многих проектах.

В данной статье представлены результаты разработки отдельных блоков СнК для систем беспроводной связи, полученные в Нижегородском государственном университете им. Н.И. Лобачевского. Рассмотрены разработка блоков быстрого преобразования Фурье, декодера Витерби, а также аппаратного эмулятора беспроводной линии связи.

Разработка описанных блоков СнК была выполнена для их последующей реализации с использованием технологии ПЛИС, активно развивающейся в настоящее время. Усложнение проектов, которые могут выполняться с использованием современных ПЛИС, ведет к необходимости применения тех же методологий проектирования, используемых для разработки специализированных ИС. В последние годы ведущие разработчики ПЛИС выпустили собственные пакеты для создания СнК и активно их развивают. Для разработки описанных в статье компонентов СнК использовалась методология System-on-Programmable-Chip (SoPC) фирмы Altera.

Блок быстрого преобразования Фурье

Блок быстрого преобразования Фурье (БПФ) является основным модулем цифровой обработки сигналов для систем беспроводной связи, использующих модуляции OFDM (Orthogonal Frequency Division Multiplexing — мультиплексирование с ортогональным частотным разделением сигналов) и OFDMA (Orthogonal Frequency Division Multiple Access — Многостанционный доступ с ортогональным частотным разделением). В системах связи OFDM и OFDMA передача данных ведется параллельно по множеству ортогональных поднесущих, что позволяет достичь высокой эффективности в частотно-селективных каналах связи. Блок БПФ используется для одновременной модуляции и демодуляции множества поднесущих. В данной работе рассматривается разработка блока БПФ для OFDMA-системы связи Mobile WiMAX (IEEE 802.16e) с шириной спектральной полосы сигнала до 10 МГц, поддержкой 128-, 256-, 512- и 1024-точечных преобразований и возможности нахождения как прямого, так и обратного преобразований.
Основными требованиями, предъявляемыми к специализированному блоку БПФ для системы связи IEEE 802.16e, являются быстродействие, минимальное количество ресурсов памяти и масштабируемость — поддержка различного числа точек БПФ (128, 256, 512 и 1024 точки). В результате анализа различных подходов к реализации блока БПФ была выбрана архитектура блока БПФ по основанию 4 с прореживанием по частоте и схемой замещения. Использование алгоритма по этому основанию позволяет увеличить быстродействие блока, сохраняя возможность масштабируемости. В свою очередь, реализация блока БПФ со схемой замещения требует минимального объема памяти, равного максимальному числу точек БПФ (1024 ячейки для рассматриваемой реализации).

 

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Рис. 1. Аппаратная архитектура блока БПФ

Блок-диаграмма аппаратной архитектуры разработанного блока БПФ представлена на рисунке 1. Спро­ек­тированный модуль БПФ состоит из нескольких независимых аппаратных блоков: блока управления (БУ), блока цифровой обработки сигнала (ЦОС), четырех блоков оперативной памяти (ОЗУ), трех блоков ПЗУ и двух мультиплексоров чтения (МЧ) и записи (МЗ) в ОЗУ.
Рассмотрим подробнее назначение каждого из составных блоков БПФ.

Блок цифровой обработки сигнала (ЦОС) служит для выполнения всех арифметических действий, требуемых алгоритмом БПФ. Данный модуль выполняет базовую операцию алгоритма БПФ с прореживанием по частоте, которая включает в себя 4-точечное преобразование Фурье и три параллельных комплексных умножителя. Блок ЦОС одновременно ведет обработку четырех отсчетов данных, тем самым существенно сокращая общее время, затрачиваемое на выполнение всего алгоритма БПФ. С целью удовлетворения различным требованиям по уровню шума, вносимого блоком БПФ, для различных приложений все параметры целочисленных операций, выполняемых внутри блока ЦОС, были параметризованы и могут изменяться перед процедурой логического синтеза (предоставляя проектировщику возможность найти требуемый компромисс между производительностью, занимаемой площадью на кристалле и необходимой точностью представления сигнала). Кроме того, в разработанном модуле предусмотрена возможность выбора на этапе логического синтеза варианта комплексного умножителя как с четырьмя, так и с тремя вещественными умножителями.

Блоки памяти (ПЗУ и ОЗУ). Реализованный модуль БПФ использует два вида памяти — постоянную ПЗУ и оперативную ОЗУ. Постоянная память состоит из трех блоков по 256 ячеек, в каждом из которых хранятся отсчеты поворачивающих множителей (целочисленное представление значений синуса и косинуса), обеспечивающие вычисление всех требуемых размеров БПФ вплоть до 1024-точечного преобразования. Оперативная память служит для хранения входных/выходных данных, а также результатов операций промежуточных стадий БПФ. Как и ПЗУ, оперативная память разбита на блоки. Всего задействовано четыре блока ОЗУ по 256 ячеек в каждом. Размер ОЗУ в 256 ячеек также определен исходя из необходимости выполнения 1024-точечного БПФ.

Мультиплексоры чтения (МЧ) и записи (МЗ) служат для перестановки/перемешивания отсчетов сигнала, хранимых в блоках памяти перед их подачей на блок ЦОС, и обратной перестановке выходных результатов обработки перед их записью в модули ОЗУ. Данные модули являются частью схемы замещения отсчетов БПФ, реализованной в блоке управления.

Блок управления (БУ) осуществляет контроль над всеми внутренним модулями блока БПФ.

Для разработанного блока БПФ были получены оценки его характеристик при реализации на ПЛИС Stratix II фирмы Altera. В таблице 1 перечислены основные характеристики быстродействия блока. Из таблицы 1 видно, что максимальное время вычисления одного преобразования составляет 13,4 мкс, что удовлетворяет требованиям системы Mobile WiMAX, где длительность одного OFDMA-символа составляет около 100 мкс

Табл. 1. Временные характеристики блока БПФ при реализации на ПЛИС Altera Stratix II

Число точек БПФ

Разрядность данных

Максимальная частота fMAX, МГц

Время выполнения

Число тактов

Время, мкс

1024

16

230

3077

13,4

512

1541

6,7

256

709

3,1

128

370

1,6

1024

12

235

1029

13,1

512

517

6,6

256

197

3,0

128

114

1,6

В таблице 2 показаны необходимые ресурсы ПЛИС, требуемые для реализации разработанного блока. Результаты приведены для двух способов реализации комплексного умножения с использованием четырех и трех вещественных умножителей. Как видно, реализация комплексного умножения с помощью трех вещественных умножений сокращает число требуемых вещественных умножений для каждого элементарного 4-точечного ДПФ с 12 до 9. Однако при этом приблизительно на 25% увеличивается число необходимых эквивалентных логических элементов.

Табл. 2. Аппаратные ресурсы, занимаемые блоком БПФ при реализации на ПЛИС Altera Stratix II
Разрядность

Число вещественных умножителей 18×18 бит

Число эквивалентных логических элементов

Объем памяти, бит

16

12

4050

57344

16

9

5160

12

12

3258

43008

12

9

4125

Подробное описание разработанного блока БПФ и его характеристик можно найти в [1].

Декодер Витерби

Следующим блоком СнК, рассматриваемым в статье, является блок декодера Витерби.
Сверточные и решетчатые коды широко используются в современных системах передачи данных в качестве схем помехоустойчивого кодирования. Популярность этих кодов обусловлена возможностью их декодирования с помощью алгоритма Витерби, обеспечивающего оптимальное декодирование по критерию максимального правдоподобия при относительно небольшой (по сравнению с другими классами кодов) вычислительной сложности.
В статье рассматриваются архитектура и детали аппаратной реализации разработанного блока декодера Витерби для сверточного кода с базовым темпом кодирования 1/2, длиной кодового ограничения K = 7, заданного порождающими полиномами (133, 177)8. Этот сверточный код широко распространен и используется в системах беспроводного широкополосного доступа на основе стандарта IEEE 802.16 (Fixed WiMAX), а также в системах беспроводной связи IEEE 802.11a, b, g, n (Wi-Fi), цифрового телевидения (DVB-T,H) и многих других системах.
В реализованном модуле поддерживаются пакетный и непрерывный режимы работы. В пакетном режиме для завершения процедуры кодирования используется дополнение нулями (zero tailing). Помимо базового темпа кодирования 1/2, возможна поддержка скоростей кодирования 2/3, 3/4, 5/6 с использованием процедуры выкалывания.
Параметры целочисленных операций, выполняемых внутри разрабатываемого блока, параметризованы и могут быть изменены перед процедурой логического синтеза, предоставляя разработчику компромисс между производительностью, занимаемой площадью на кристалле и пропускной способностью модуля.
Рассматриваемый блок декодера Витерби был спроектирован для создания прототипа беспроводной системы связи на ПЛИС, однако также может быть использован как блок СнК в специализированных СБИС.
Детали аппаратной архитектуры разработанного блока декодера Витерби приведены в [2].
Для этого блока были получены оценки его характеристик при реализации на ПЛИС Stratix II фирмы Altera. Данные характеристики приведены в таблице 3.

Табл. 3. Характеристики блока декодера Витерби при реализации на ПЛИС Altera Stratix II
Наименование параметра Величина

Максимальная тактовая частота, МГц

220

Число эквивалентных логических элементов

5960

Требуемый объем памяти, бит

98816

Задержка вычисления (D — длина пути декодирования)

4D

 

Как видно, разработанный модуль декодера Витерби обеспечивает пропускную способность до 220 Мбит/c, что является достаточным для его применения в большинстве современных систем передачи данных, включая системы беспроводной связи WiMAX на основе стандарта IEEE 802.16.

Аппаратный эмулятор беспроводной линии связи

Следующим рассматриваемым в данной статье блоком СнК является аппаратный эмулятор беспроводной линии связи (АЭБЛС). Этот компонент СнК аппаратно реализует симулятор беспроводной линии связи и позволяет проводить моделирование исследуемой системы связи в режиме реального времени.

 

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Рис 2. Архитектура аппаратного эмулятора беспроводной линии связи (АЭБЛС)

Архитектура блока АЭБЛС показана на рисунке 2. Основными модулями, составляющими блок, являются передающий тракт, модуль эмуляции канала распространения сигнала, приемный тракт, а также модуль контроля и анализа результатов моделирования. Дополнительно блок включает в себя не показанный на рисунке модуль интерфейса для шины Avalon SoC, служащей для обмена информацией с другими блоками СнК на ПЛИС.
Входными данными для блока АЭБЛС могут служить данные, поступающие от внешнего источника, или данные, случайно генерируемые внутри самого блока. Эти данные поступают на передающий тракт и одновременно сохраняются в памяти для последующего сравнения принятых с ними данных и вычисления вероятностей битовой и пакетной ошибок на заключительной стадии моделирования. Параметры передающего и приемного тактов АЭБЛС были выбраны таким образом, чтобы обеспечить эмуляцию системы связи Mobile WiMAX IEEE 802.16e, а также других протоколов OFDM и OFDMA. Передающий тракт включает в себя блоки скремблера, сверточного кодера, выкалывателя, перемежителя и модулятора. Моделирование в блоке АЭБЛС выполняется в частотной области, чтобы избежать выполнения дополнительных операций вычисления прямого и обратного БПФ, которые могут быть опущены при моделировании систем OFDM и OFDMA в стационарном канале связи. Таким образом, эмуляция канала распространения сигнала также выполняется в частотной области. Для применения в АЭБЛС был разработан высокопроизводительный генератор аддитивного белого гауссова шума, использующий метод Бокса-Мюллера. Эффект частотной селективности канала связи моделируется путем задания требуемой спектральной характеристики для аддитивного гауссова шума. Альтернативным эквивалентным методом введения этого эффекта является задание необходимой частотной характеристики передаваемого сигнала и его эквализация, однако данный метод требует больших вычислительных затрат. Приемный тракт АЭБЛС включает блоки демодулятора, деперемежителя, блока вставки битов, выколотых на передатчике, декодера Витерби и дескремблера. Эти блоки выполняют операции, обратные к операциям соответствующих блоков в передающем тракте. В конце процедуры моделирования принятые данные сравниваются с переданными, и вычисляются характеристики битовой и пакетной ошибок.
Характеристики реализации блока АЭБЛС на ПЛИС Altera Straix II приведены в таблице 4.

Табл. 4. Характеристики блока АЭБЛС при реализации на ПЛИС Altera Stratix II
Наименование параметра Величина

Максимальная тактовая частота, МГц

140

Максимальная пропускная способность, Мбит/с

140

Число эквивалентных логических элементов

17000

Требуемый объем памяти, бит

214

Число используемых блоков цифровой обработки сигналов

19

Из таблицы 4 видно, что разработанный блок обеспечивает эмуляцию беспроводной системы связи с пропускной способностью до 140 Мбит/с и требует порядка 17 тыс. эквивалентных логических вентилей для реализации в ПЛИС.
Подробное описание архитектуры и характеристик разработанного блока АЭБЛС приведены в [3]. Этот блок был использован в ряде исследований систем беспроводной связи, где требовалось обеспечить моделирование таких систем в режиме реального времени. В частности, блок АЭБЛС применялся для создания эмулятора системы беспроводной связи с использованием релейных станций, описанной в [4].

Заключение

Концепция СнК, возникшая и активно развивающаяся в течение последних нескольких лет, призвана обеспечить приемлемые время разработки и верификацию интегральных схем с постоянно растущей сложностью. В соответствии с данной концепцией разработку конечной ИС можно представить как разработку отдельных блоков, их верификацию с последующим объединением на одном кристалле.
Современные устройства беспроводной связи для мобильных устройств являются характерными примерами СнК, включающих в себя множество блоков, которые реализуют разнообразные функции аналоговой и цифровой обработки сигналов. В работе была рассмотрена реализация трех блоков СнК для систем беспроводной связи: блока БПФ, декодера Витерби и аппаратного эмулятора беспроводной линии связи. Эти блоки СнК применимы для разработки и исследований современных систем беспроводного широкополосного доступа типа WiMAX и предназначены для их последующей интеграции в ПЛИС и специализированных ИС.
Литература

1. Мальцев А.А., Масленников Р.О., Хо­ря­ев А.В., Пестрецов В.А., Шилов М.С. «СФ-блок быстрого преобразования Фурье для беспроводных систем связи на основе стандарта IEEE 802.16e Mobile WiMAX», Труды конференции «Проблемы разработки перспективных микро- и наноэлектронных систем — 2008 (МЭС-2008), Москва, 200, 6 с.
2. Мальцев А.А., Хоряев А.В., Ломаев А.А., Масленников Р.О., Севастьянов А.Г. «СФ-блок декодера Витерби для беспроводных систем связи на основе стандарта IEEE 802.16», Труды конференции «Проблемы разработки перспективных микро- и наноэлектронных систем — 2008 (МЭС-2008), Москва, 2008, 6 с.
3. Maltsev, A. Khoryaev, A. Lomayev, R. Mas­len­nikov, M. Shilov, V. Pestretsov, A. Sevastyanov, “Hardware Link Level Emulator for System Level Simulations of WiMAX-like Systems”, In Proc. ICT-MobileSummit 2008, Stockholm, Sweden, 8 p.
4. Maltsev, A. Khoryaev, A. Lomayev R. Mas­lennikov, M. Shilov, A. Sevastyanov, “Real Time Hard­ware-Software Emulator of MEMBRANE Mul­tihop Wireless Network”, submitted to 2nd Int. Conf. Simulation Tools and Techniques — Simutools 2009., 8 p.

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *