Рабочая группа IEEE P1800 разработала проект стандарта, который объединяет в одном документе IEEE SystemVerilog™ и Verilog™ языки проектирования [[аппаратных средств]].
Проект стандарта IEEE P1800™, «SystemVerilog Standard: Unified Hardware Design, Specification and Verification Language» можно получить по адресу http://shop.ieee.org/ieeestore/Product.aspx?product_no=UE5981.