Процессоры, имеющие полтора десятка вычислительных ядер – сейчас уже не редкость. Вероятно, однажды количество ядер в процессорах увеличится до сотен. К этому времени возникнет проблема взаимодействия этих ядер между собой.
Принципы внутренней связи между сотнями ядер необходимо разрабатывать уже сегодня, и компания Intel делает определенные шаги в данном направлении.
Один из экспериментальных 22-нм чипов Intel спроектирован в виде ячеистой сети, имеющей всего 256 узлов (схема 16х16 узлов). Центральные ядра получат доступ к этой сети и смогут использовать ее механизмы для передачи данных между ядрами. Что интересно, компания Intel не стала все упрощать и переносить на кристалл схему, по которой работают традиционные сети. В основу сети, связывающей ядра процессоров, положены два принципа. Прежде всего, передача информации будет опираться на гибридную сеть. При этом все узлы сети будет синхронизироваться на глобальном уровне.
 |
Будущее многоядерных процессоров: сеть на кристалле
«Гибридизация» для передачи информации внутрипроцессорной сети – 2D Network-on-Chip (NoC) – означает, что в основе работы NoC использованы два метода: коммутация каналов, а также коммутация пакетов. При этом, скорее всего, основным методом передачи данных будет коммутация каналов, а коммутация пакетов будет задействована для заполнения трафиком каналов, которые временно освободились. Все будет работать на 100%, либо произойдёт отключение части каналов за ненадобностью. Ведь очевидно, что работой может быть загружен не только весь процессор, но лишь некоторая часть его вычислительных ядер. Соответственно, должна быть обесточена и незадействованная часть сети.
Еще один важный момент – глобальная синхронизация источников. Разработчики Intel полагают, что принцип квитирования между узлами – причина заметных задержек в передаче данных. Все узлы должны действовать синхронно, это также заметно снизит энергопотребление процессоров, имеющих сотни ядер. Кроме того, питание узлов в сети должно стремиться к пороговому значению. К примеру, опытный чип показал возможность работы внутрипроцессорной сети при напряжении 0,34 В. В этом случае было зафиксировано лишь незначительное снижение скорости суммарной пропускной способности с 20,2 Тбит/с до 18,3 Тбит/с.
Читайте также:
Micron разработает архитектуру параллельных вычислений на «миллионе ядер»
Toshiba предлагает новую архитектуру вычислительных ядер
Процессоры AMD Opteron поколения «Warsaw» будут выпущены не позже марта
Intel может до конца года принять решение о строительстве завода в Израиле
Intel создает в Барселоне системы из 100 млн ядер
AMD выпустит серверные процессоры на ARM-архитектуре
Источник: The Register