На Международной конференции IEEE по электронным приборам (2007 IEEE International Electron Devices Meeting, 10 — 12 декабря 2007 года, Вашингтон, США), прошедшей на этой неделе в бельгийском центре нанотехнологий, Межуниверситетский центр микроэлектроники IMEC (Interuniversity Microelectronics Centre), занятый исследованиями и разработкой перспективных электронных приборов, сообщил о своих последних достижениях в области нанотехнологий.
Достигнут значительный прогресс в разработке 32 нм планарных CMOS транзисторов на основе гафния, с использованием high-k диэлектриков и металлических затворов. Снижена величина порогового напряжения Vt в результате использования тонкой диэлектрической прослойки (cap) между диэлектриком и металлом затвора и лазерной нормализации затворного пакета, что позволило значительно сократить минимальную рабочую длину затвора и улучшить управление коротким каналом.
Аналогичные процедуры были применены при изготовлении FinFET, что сделало их возможным кандидатом для 22 нм технологического узла.
Основная проблема в использовании high-k диэлектриков в CMOS приборах – это высокое пороговое напряжение, что приводит к снижению эффективности их работы. Применение двойного металлического затвора в сочетании с двойным диэлектриком позволяет решить проблему, однако в этом случае необходимы дополнительные технологические операции, что увеличивает стоимость процесса.
IMEC предложила простую и недорогую схему с использованием только одного диэлектрического пакета и одного слоя металла, разместив между диэлектриком и металлом затвора тонкую диэлектрическую «шапку» (cap), которая эффективно воздействует на рабочую функцию.
Были исследованы «шапки» из lanthanium- (La2O3) и dysprosium-based (Dy2O3) в nMOS приборах и слои алюминия в pMOS и получено симметричное напряжение Vt ±0.25 В при токе 1035 и 505 мкА/мкм для nMOS и pMOS, соответственно, при VDD 1.1 В и Ioff 100 нА/мкм. Величина задержки кольцевого генератора (ring oscillator), изготовленного по данной технологии, не превышала 15 пс.
IMEC совместно NXP и TSMC разработала прототип устройства с высокими характеристиками (управляющий ток 950 мкА/мкм и Ioff 50 нА/мкм при VDD 1 В для nMOS FinFET) и коротким каналом, получив высокий и узкий FinFET с высокой мобильностью. При изготовлении приборов были использованы процессы PVD (physical vapor deposition) и ALD (atomic layer deposition), а также осаждение металла. Поскольку PVD металлы имеют пористую структуру, то использовали электроды из PVD нитрида титана (TiN) на диэлектрике из hafnium oxide (HfO2), что позволило улучшить эффективность nMOS по сравнению с ALD TiN.
При разработке 32 нм CMOS технологии IMEC тесно сотрудничает с ведущими полупроводниковыми компаниями — Infineon, Qimonda, Intel, Micron, NXP, Panasonic, Samsung, STMicroelectronics, Texas Instruments и TSMC. Наиболее тесные отношения IMEC поддерживает с Elpida и Hynix.