Компания Imec на этой неделе представила обновленную дорожную карту на ежегодном технологическом форуме ITF. Она указывает на то, что производителей чипов ждет непростой путь.
Следующим этапом развития КМОП транзисторов, которые используются почти во всех чипах на планете, станет комплементарный полевой транзистор (КПТ). По прогнозам Imec, его коммерческое внедрение начнется примерно в 2033 году.
В дальнейшем, по прогнозам Imec, в технологии производства транзисторов произойдет еще один переход, на этот раз связанный скорее со снижением энергопотребления, чем с увеличением количества устройств на чипе. В 2041 году производители микросхем могут заменить основную кремниевую часть транзистора — область канала — на двумерные полупроводники. Это материалы, такие как дисульфид молибдена, которые действуют как полупроводники, несмотря на то, что их толщина составляет всего один атомный слой.
Да, 15 лет — это очень долгий срок для такой быстро развивающейся отрасли, как производство полупроводников. По словам Пола Хереманса, технического директора организации, прогнозы Imec простираются так далеко из-за роли, которую играют исследования организации в индустрии полупроводников. «Наши исследовательские программы снижают риски, связанные с технологическими решениями», — говорит он. То есть они изучают затраты и преимущества различных вариантов, чтобы сузить круг возможностей для производителей чипов. «Мы должны опередить время, когда такая технология будет внедрена в реальный продукт, потому что после того, как мы устраним риски, нам предстоит еще много работы по проектированию и разработке, чтобы внедрить эти технологии в производство», — говорит он.
Стремясь снизить риски, компания Imec в настоящее время уделяет особое внимание тому, что появится в 2033 году, а именно — кремниевым транзисторам на полевых эмиттерах.
Кремниевый транзистор на полевом эмиттере — это попытка создать два транзистора в одном. КМОП-логика, на которой десятилетиями строились вычислительные системы, основана на двух типах транзисторов: один из них называется PMOS (металл-оксид-полупроводник с p-каналом), другой — NMOS (металл-оксид-полупроводник с n-каналом). Они устроены таким образом, что при одном и том же входном сигнале один из них включается, а другой выключается, что способствует относительно эффективной работе. Сегодня их устанавливают парами рядом друг с другом. По мнению сторонников этой технологии, в случае с кремниевыми гетероструктурами их можно будет располагать друг над другом, что позволит вдвое уменьшить площадь некоторых схем.
Наиболее вероятный путь к созданию CFET — это одновременное производство обоих транзисторов, а не по очереди, или их производство на отдельных пластинах с последующим каким-то образом их соединением. Для этого на кремниевую платину наносится несколько чередующихся слоев кремния и кремний-германия. После того как в этих слоях прорезаются канавки и другие элементы, наносятся травильные растворы, которые разрушают кремний-германий (но не кремний), в результате чего остается набор подвешенных кремниевых лент толщиной в нанометры. Верхний набор этих лент, называемых нанопластинами, образует PMOS-транзистор, а нижний — NMOS-транзистор, и наоборот.
Крупнейшие в мире производители микросхем — Intel, Samsung и TSMC — сейчас работают над тем, чтобы наладить производство чипов на основе карбидокремниевых полевых транзисторов. Каждая из этих компаний создала прототипы чипов на основе карбидокремниевых полевых транзисторов. TSMC использовала свои устройства для создания сверхкомпактной ячейки памяти и ключевой тестовой схемы под названием кольцевой генератор, о чем инженеры компании объявили в декабре прошлого года на конференции IEEE по электронным устройствам. В июне на симпозиуме IEEE по сверхбольшим интегральным схемам компания Samsung представит CFET — самую маленькую из существующих и при этом состоящую из наибольшего количества слоев нанолистов (всего шесть).
Тем не менее вопрос о том, как лучше всего изготавливать кремниевые полевые транзисторы, до сих пор не решен. «Совершенно очевидно, что многие варианты еще предстоит опробовать», — говорит Хереманс. Например, компания Imec разрабатывает новые способы лучше электрического разделения верхнего и нижнего транзисторов., чтобы они могли работать независимо друг от друга. Этот процесс довольно сложен. Слои кремния и кремний-германия, из которых будет состоять верхний транзистор, будут изготовлены на совершенно другой кремниевой пластине. Затем две пластины соединяют таким образом, чтобы к нижней пластине были прикреплены только слои кремния и кремний-германия с верхней пластины. Кроме того, между материалом верхней пластины и нижней пластиной образуется дополнительный слой изоляции, обеспечивающий необходимую электрическую изоляцию.
По мнению Imec, развитие CFET будет происходить по той же схеме, что и развитие других современных технологий, таких как FinFET (полевой транзистор с изолированным затвором), появившийся 15 лет назад, и нанолистовой транзистор, который сейчас внедряется в коммерческие продукты. То есть сначала происходит запуск, затем предпринимаются попытки увеличить плотность и производительность, и, наконец, делается попытка выжать еще немного производительности или энергоэффективности из более плотной версии.
После этого, примерно в 2041 году, по прогнозам Imec, промышленность заменит кремний в полевых транзисторах на что-то новое, например на один или несколько типов двумерных полупроводников. В отличие от перехода на полевые транзисторы, двумерные полупроводники в основном будут использоваться для снижения энергопотребления.
Если технология CFET появится в то время, на которое рассчитывает компания Imec, она придет в отрасль, которая уже мыслит в трехмерном пространстве. Intel уже разместила силовые соединения под слоем кремниевых транзисторов на чипе, а из-за сложной структуры CFET некоторые сигналы данных, возможно, тоже придется размещать там.
Не менее важно и то, что к 2033 году у производителей микросхем будет более чем десятилетний опыт установки одного чипа поверх другого для увеличения общего объема кремниевой пластины в процессоре.
Расстояние между вертикальными соединениями в чипе AMD может составлять всего 9 микрометров. И это расстояние стремительно сокращается. «Сегодня наши самые передовые технологии соединения пластин [находящиеся в разработке] позволяют уменьшить шаг до 200 нанометров — говорит Хереманс. — Это означает, что на площади в 1 квадратный миллиметр мы можем разместить 25 миллионов межсоединений».
акая плотность означает, что разработчики могут начать создавать логические схемы на трехмерных кристаллах, — говорит Хереманс. Такая возможность приведет к эволюции проектирования микросхем,, которую в Imec называют CMOS 2.0. В этой схеме можно не только объединять несколько микросхем, изготовленных по разным технологиям, но и создавать отдельные микросхемы, соединяя слои транзисторов, каждый из которых оптимизирован для выполнения определенной функции, например для обеспечения высокой плотности памяти или управляющего тока.