Cadence обновила платформу для проектирования 20-нм устройств


Компания Cadence Design Systems анонсировала обновленную версию пакета Encounter для реализации проектов 20-нм цифровых СБИС с уровня RTL до выдачи топологической информации для производства.

Процесс проектирования, реализации и завершения контроля изделия разрабатывался в сотрудничестве с поставщиками IP и фаундри-партнерами с целью создания наиболее эффективной САПР для систем на кристалле.

В заявлении Cadence не уточняется, в какую цену обойдется приобретение лицензии на платформу Encounter RTL-to-GDSII из расчета на одно рабочее место.

Новый технологический маршрут основан на использовании ряда таких технологий проектирования как Encounter RTL Compiler, Encounter Test, Encounter ECO Designer, Encounter Digital Implementation System, Clock Concurrent Optimization (CCOpt), Encounter Timing System, Encounter Power System, Cadence QRC Extraction, Cadence Physical Verification System и др.

Новинка уже поставляется нескольким заказчикам. Лео Ли (Leo Li), президент и главный исполнительный директор Spreadtrum, заявил о том, что пакет Cadence Encounter RTL-to-GDSII позволил его компании вовремя и эффективно выполнить работу по проектированию платформы для смартфона на базе 1-ГГц процессора ARM Cortex-A5.

Источник: EE Times

Читайте также:
Cadence приобретает Azuro
Институт проектирования приборов и систем (университет Cadence): качество, стабильность, будущее
Маршрут проектирования микросхем серий 1890 и 1990. Часть 1

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *