Представлены результаты разработки и измерения монолитной интегральной схемы 36-разрядного последовательно-параллельного драйвера управления, изготовленного на основе опциональных E/D-транзисторов с длиной затвора 0,5 мкм, входящих в технологический процесс 0,15 мкм GaAs pHEMT. Проект выполнен в рамках модернизации разработанных ранее приемо-передающих каналов для замены громоздких корпусированных сдвиговых регистров.
