ARM с Cadence создала первый 64-битный ЦП Cortex-A57 на 16-нм FinFET-техпроцессе TSMC


Выполняя обещание о производительности и малом энергопотреблении на техпроцессе 16 нм, ARM и Cadence представили детали своей совместной работы по внедрению первого процессора ARM Cortex-A57 в 16-нм FinFET производственный процесс от TSMC.

Опытный образец был произведен с использованием полной схемы Cadence RTL-to-signoff, платформы заказного дизайна Cadence Virtuoso, библиотек стандартных ячеек ARM Artisan и макросов памяти TSMC.

Процессор Cortex-A57 – это сегодня наиболее производительный ARM-процессор, основанный на новой архитектуре ARMv8. Он создан для вычислений, обслуживания сетей и мобильных приложений, которые требуют высокой производительности при невысокой потребляемой мощности.

16-нм FinFET-технология TSMC стала значительным прорывом, позволяющим продолжить уменьшение техпроцесса до норм ниже 20 нм. Этот опытный образец, разработанный с помощью заказных, цифровых и signoff-решений от Cadence для технологии FinFET, был совместной работой, приведшей к появлению нескольких инноваций и оптимизации взаимодействия между производственным процессом, проектной IP (интеллектуальной собственностью) и средствами проектирования.

«Более чем когда-либо успех инновации требует совместной работы. В процессе проектирования СнК, содержащих такие передовые процессоры, как Cortex-A57, и оптимизации внедрения с использованием физической IP, созданной для FinFET-техпроцессов, необходим опыт наших партнеров, – сказал Том Кронк (Tom Cronk), исполнительный вице-президент и генеральный директор процессорного подразделения ARM. – Наши совместные инновации позволят нашим заказчикам сократить цикл разработки продукции и получить преимущества передовых техпроцессов и IP».

16-нм техпроцесс, использующий FinFET-технологию, выдвинул новые задачи, требующие новых серьезных исследований и средств проектирования. Новые конструкторские правила, удаление RC-связей для 3D-транзисторов, увеличили сложность моделей сопротивлений для межсоединений и межслойных переходов, дискретизированных библиотек ячеек, параметризации библиотек, которые поддерживают новые транзисторные модели и двойное структурирование для большего числа слоев – это все новые задачи, поставленные перед заказными, цифровыми и signoff продуктами Cadence.

«Этот важный этап был сложным во всем, требуя от инженеров ARM, Cadence и TSMC работы единой командой, – сказал д-р Чи-Пинг Хсу (Chi-Ping Hsu), старший вице-президент по исследованиям и разработке Silicon Realization Group в Cadence. – Наши совместные усилия и приверженность инновациям позволят нашим заказчикам внедрить новое поколение IP, технологии проектирования и производства для создания высокопроизводительных и экономичных СнК».

Читайте также:
TSMC планирует производство V8 ARM по 16-нм FinFET технологии
Конференция ARM TechCon 2012: ARM раскрыла секреты Cortex-A53 и Cortex-A57
TSMC начнет строительство фабрики по выпуску 16-нм FinFET
IBM, ARM и Cadence передали в производство первый 14-нм процессор
Intel успешно совершенствует 14-нм технологию
Samsung представила чипы FinFET на 14 нм

Источник: EE Times Europe

Оставьте отзыв

Ваш емейл адрес не будет опубликован. Обязательные поля отмечены *