Один из директоров Intel считает, что будущие разработки в области транзисторов могут сделать использование передового литографического оборудования менее необходимым при производстве высококачественных полупроводников.
В то время как большинство современных транзисторов используют архитектуру FinFET, в более новых разработках, таких как GAAFET, затвор полностью окружает канал транзистора, а группы транзисторов расположены параллельно. Более продвинутые архитектуры, такие как CFET, идут ещё дальше, располагая группы транзисторов вертикально для экономии места на пластине. В отчёте указано, что, поскольку и GAAFET, и CFET окружают затвор со всех сторон, точное удаление материала по бокам имеет решающее значение. В результате этот сдвиг в архитектуре побуждает производителей микросхем уделять меньше внимания литографии и больше — травлению.
Растущая важность этой технологии в производстве микросхем означает, что машины EUV с высоким NA «с меньшей вероятностью» будут играть такую же важную роль в производстве микросхем, как их предшественники, EUV-сканеры, при производстве микросхем по 7-нанометровой или более передовой технологии. Конечным результатом этого сдвига является то, что он «снижает зависимость от минимального размера элемента, поскольку вы по-прежнему можете получить высокую плотность не только в заданной плоскости, но и по вертикали».